先進封裝重佈線層製程

以先進半導體製程技術製造出的「已知良好裸晶（Know Good Die；KGD）」，通常擁有較高的線路密度，而必須藉由扇出（Fan  out）的方式將線路接點（I/O Pad）自裸晶表面的狹小區域向外重新佈置，以利後續的晶片裝配。 
重分佈線層（Redistribution  Layer；RDL）即是利用晶圓等級的金屬佈線技術將線路接點外引至晶片外，同時達到更薄的封裝厚度及更優異的電性表現。